Clock Configuration register values.
More...
Clock Configuration register values.
◆ RCC_CFGR_HPRE_MASK
#define RCC_CFGR_HPRE_MASK 0xf |
◆ RCC_CFGR_HPRE_SHIFT
#define RCC_CFGR_HPRE_SHIFT 4 |
◆ RCC_CFGR_I2SSRC
#define RCC_CFGR_I2SSRC (1 << 23) |
◆ RCC_CFGR_MCO1_HSE
#define RCC_CFGR_MCO1_HSE 0x2 |
◆ RCC_CFGR_MCO1_HSI
#define RCC_CFGR_MCO1_HSI 0x0 |
◆ RCC_CFGR_MCO1_LSE
#define RCC_CFGR_MCO1_LSE 0x1 |
◆ RCC_CFGR_MCO1_MASK
#define RCC_CFGR_MCO1_MASK 0x3 |
◆ RCC_CFGR_MCO1_PLL
#define RCC_CFGR_MCO1_PLL 0x3 |
◆ RCC_CFGR_MCO1_SHIFT
#define RCC_CFGR_MCO1_SHIFT 21 |
◆ RCC_CFGR_MCO1PRE_MASK
#define RCC_CFGR_MCO1PRE_MASK 0x7 |
◆ RCC_CFGR_MCO1PRE_SHIFT
#define RCC_CFGR_MCO1PRE_SHIFT 24 |
◆ RCC_CFGR_MCO2_HSE
#define RCC_CFGR_MCO2_HSE 0x2 |
◆ RCC_CFGR_MCO2_MASK
#define RCC_CFGR_MCO2_MASK 0x3 |
◆ RCC_CFGR_MCO2_PLL
#define RCC_CFGR_MCO2_PLL 0x3 |
◆ RCC_CFGR_MCO2_PLLI2S
#define RCC_CFGR_MCO2_PLLI2S 0x1 |
◆ RCC_CFGR_MCO2_SHIFT
#define RCC_CFGR_MCO2_SHIFT 30 |
◆ RCC_CFGR_MCO2_SYSCLK
#define RCC_CFGR_MCO2_SYSCLK 0x0 |
◆ RCC_CFGR_MCO2PRE_MASK
#define RCC_CFGR_MCO2PRE_MASK 0x7 |
◆ RCC_CFGR_MCO2PRE_SHIFT
#define RCC_CFGR_MCO2PRE_SHIFT 27 |
◆ RCC_CFGR_MCO_MASK
◆ RCC_CFGR_MCO_SHIFT
◆ RCC_CFGR_MCOPRE_DIV_2
#define RCC_CFGR_MCOPRE_DIV_2 0x4 |
◆ RCC_CFGR_MCOPRE_DIV_3
#define RCC_CFGR_MCOPRE_DIV_3 0x5 |
◆ RCC_CFGR_MCOPRE_DIV_4
#define RCC_CFGR_MCOPRE_DIV_4 0x6 |
◆ RCC_CFGR_MCOPRE_DIV_5
#define RCC_CFGR_MCOPRE_DIV_5 0x7 |
◆ RCC_CFGR_MCOPRE_DIV_NONE
#define RCC_CFGR_MCOPRE_DIV_NONE 0x0 |
◆ RCC_CFGR_PLLSRC_HSE_CLK
#define RCC_CFGR_PLLSRC_HSE_CLK 0x1 |
◆ RCC_CFGR_PLLSRC_HSI_CLK
#define RCC_CFGR_PLLSRC_HSI_CLK 0x0 |
◆ RCC_CFGR_PPRE1_MASK
#define RCC_CFGR_PPRE1_MASK 0x7 |
◆ RCC_CFGR_PPRE1_SHIFT
#define RCC_CFGR_PPRE1_SHIFT 10 |
◆ RCC_CFGR_PPRE2_MASK
#define RCC_CFGR_PPRE2_MASK 0x7 |
◆ RCC_CFGR_PPRE2_SHIFT
#define RCC_CFGR_PPRE2_SHIFT 13 |
◆ RCC_CFGR_RTCPRE_MASK
#define RCC_CFGR_RTCPRE_MASK 0x1f |
◆ RCC_CFGR_RTCPRE_SHIFT
#define RCC_CFGR_RTCPRE_SHIFT 16 |
◆ RCC_CFGR_SW_HSE
#define RCC_CFGR_SW_HSE 0x1 |
◆ RCC_CFGR_SW_HSI
#define RCC_CFGR_SW_HSI 0x0 |
◆ RCC_CFGR_SW_PLL
#define RCC_CFGR_SW_PLL 0x2 |
◆ RCC_CFGR_SW_SHIFT
#define RCC_CFGR_SW_SHIFT 0 |
◆ RCC_CFGR_SWS_HSE
#define RCC_CFGR_SWS_HSE 0x1 |
◆ RCC_CFGR_SWS_HSI
#define RCC_CFGR_SWS_HSI 0x0 |
◆ RCC_CFGR_SWS_MASK
#define RCC_CFGR_SWS_MASK 0x3 |
◆ RCC_CFGR_SWS_PLL
#define RCC_CFGR_SWS_PLL 0x2 |
◆ RCC_CFGR_SWS_SHIFT
#define RCC_CFGR_SWS_SHIFT 2 |