|
| #define | TIM_OR(tim_base) MMIO32((tim_base) + 0x50) |
| | Timer 2/21/22 option register (TIMx_OR) More...
|
| |
| #define | TIM2_OR TIM_OR(TIM2) |
| |
| #define | TIM21_OR TIM_OR(TIM21) |
| |
| #define | TIM22_OR TIM_OR(TIM22) |
| |
| #define | TIM2_OR_ETR_RMP_SHIFT 0 |
| |
| #define | TIM2_OR_ETR_RMP (7 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_ETR_RMP_GPIO (0 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_ETR_RMP_HSI48 (4 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_ETR_RMP_LSE (5 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_ETR_RMP_COMP2_OUT (6 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_ETR_RMP_COMP1_OUT (7 << TIM2_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM2_OR_TI4_RMP_SHIFT 3 |
| |
| #define | TIM2_OR_TI4_RMP (3 << TIM2_OR_TI4_RMP_SHIFT) |
| |
| #define | TIM2_OR_TI4_RMP_GPIO (0 << TIM2_OR_TI4_RMP_GPIO) |
| |
| #define | TIM2_OR_TI4_RMP_COMP2_OUT (1 << TIM2_OR_TI4_RMP_GPIO) |
| |
| #define | TIM2_OR_TI4_RMP_COMP1_OUT (2 << TIM2_OR_TI4_RMP_GPIO) |
| |
| #define | TIM21_OR_ETR_RMP_SHIFT 0 |
| |
| #define | TIM21_OR_ETR_RMP (3 << TIM21_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM21_OR_ETR_RMP_GPIO (0 << TIM21_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM21_OR_ETR_RMP_COMP2_OUT (1 << TIM21_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM21_OR_ETR_RMP_COMP1_OUT (2 << TIM21_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM21_OR_ETR_RMP_LSE (3 << TIM21_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_SHIFT 2 |
| |
| #define | TIM21_OR_TI1_RMP (7 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_GPIO (0 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_RTC_WAKEUP (1 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_HSE_RTC (2 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_MSI (3 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_LSE (4 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_LSI (5 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_COMP1_OUT (6 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI1_RMP_MCO (7 << TIM21_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI2_RMP_SHIFT 5 |
| |
| #define | TIM21_OR_TI2_RMP (1 << TIM21_OR_TI2_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI2_RMP_GPIO (0 << TIM21_OR_TI2_RMP_SHIFT) |
| |
| #define | TIM21_OR_TI2_RMP_COMP2_OUT (1 << TIM21_OR_TI2_RMP_SHIFT) |
| |
| #define | TIM22_OR_ETR_RMP_SHIFT 0 |
| |
| #define | TIM22_OR_ETR_RMP (3 << TIM22_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM22_OR_ETR_GPIO (0 << TIM22_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM22_OR_ETR_COMP2_OUT (1 << TIM22_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM22_OR_ETR_COMP1_OUT (2 << TIM22_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM22_OR_ETR_LSE (3 << TIM22_OR_ETR_RMP_SHIFT) |
| |
| #define | TIM22_OR_TI1_RMP_SHIFT 2 |
| |
| #define | TIM22_OR_TI1_RMP (3 << TIM22_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM22_OR_TI1_RMP_GPIO (0 << TIM22_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM22_OR_TI1_RMP_COMP2_OUT (1 << TIM22_OR_TI1_RMP_SHIFT) |
| |
| #define | TIM22_OR_TI1_RMP_COMP1_OUT (2 << TIM22_OR_TI1_RMP_SHIFT) |
| |
