Defined constants and types for the STM32G4 QuadSPI peripheral.
More...
Defined constants and types for the STM32G4 QuadSPI peripheral.
- Copyright
- SPDX: LGPL-3.0-or-later
- Author
- Chuck McManis cmcma.nosp@m.nis@.nosp@m.mcman.nosp@m.is.c.nosp@m.om 2016
- Copyright
- SPDX: LGPL-3.0-or-later
◆ QUADSPI_CCR_ABMODE_MASK
#define QUADSPI_CCR_ABMODE_MASK 0x3 |
◆ QUADSPI_CCR_ABMODE_SHIFT
#define QUADSPI_CCR_ABMODE_SHIFT 14 |
◆ QUADSPI_CCR_ABSIZE_MASK
#define QUADSPI_CCR_ABSIZE_MASK 0x3 |
◆ QUADSPI_CCR_ABSIZE_SHIFT
#define QUADSPI_CCR_ABSIZE_SHIFT 16 |
◆ QUADSPI_CCR_ADMODE_MASK
#define QUADSPI_CCR_ADMODE_MASK 0x3 |
◆ QUADSPI_CCR_ADMODE_SHIFT
#define QUADSPI_CCR_ADMODE_SHIFT 10 |
◆ QUADSPI_CCR_ADSIZE_MASK
#define QUADSPI_CCR_ADSIZE_MASK 0x3 |
◆ QUADSPI_CCR_ADSIZE_SHIFT
#define QUADSPI_CCR_ADSIZE_SHIFT 12 |
◆ QUADSPI_CCR_DCYC_MASK
#define QUADSPI_CCR_DCYC_MASK 0x1f |
◆ QUADSPI_CCR_DCYC_SHIFT
#define QUADSPI_CCR_DCYC_SHIFT 18 |
◆ QUADSPI_CCR_DDRM
#define QUADSPI_CCR_DDRM (1 << 31) |
◆ QUADSPI_CCR_DHHC
#define QUADSPI_CCR_DHHC (1 << 30) |
◆ QUADSPI_CCR_DMODE_MASK
#define QUADSPI_CCR_DMODE_MASK 0x3 |
◆ QUADSPI_CCR_DMODE_SHIFT
#define QUADSPI_CCR_DMODE_SHIFT 24 |
◆ QUADSPI_CCR_FMODE_APOLL
#define QUADSPI_CCR_FMODE_APOLL 2 |
◆ QUADSPI_CCR_FMODE_IREAD
#define QUADSPI_CCR_FMODE_IREAD 1 |
◆ QUADSPI_CCR_FMODE_IWRITE
#define QUADSPI_CCR_FMODE_IWRITE 0 |
◆ QUADSPI_CCR_FMODE_MASK
#define QUADSPI_CCR_FMODE_MASK 0x3 |
◆ QUADSPI_CCR_FMODE_MEMMAP
#define QUADSPI_CCR_FMODE_MEMMAP 3 |
◆ QUADSPI_CCR_FMODE_SHIFT
#define QUADSPI_CCR_FMODE_SHIFT 26 |
◆ QUADSPI_CCR_IMODE_MASK
#define QUADSPI_CCR_IMODE_MASK 0x3 |
◆ QUADSPI_CCR_IMODE_SHIFT
#define QUADSPI_CCR_IMODE_SHIFT 8 |
◆ QUADSPI_CCR_INST_MASK
#define QUADSPI_CCR_INST_MASK 0xff |
◆ QUADSPI_CCR_INST_SHIFT
#define QUADSPI_CCR_INST_SHIFT 0 |
◆ QUADSPI_CCR_MODE_1LINE
#define QUADSPI_CCR_MODE_1LINE 1 |
◆ QUADSPI_CCR_MODE_2LINE
#define QUADSPI_CCR_MODE_2LINE 2 |
◆ QUADSPI_CCR_MODE_4LINE
#define QUADSPI_CCR_MODE_4LINE 3 |
◆ QUADSPI_CCR_MODE_NONE
#define QUADSPI_CCR_MODE_NONE 0 |
◆ QUADSPI_CCR_SIOO
#define QUADSPI_CCR_SIOO (1 << 28) |
◆ QUADSPI_CR_ABORT
#define QUADSPI_CR_ABORT (1 << 1) |
◆ QUADSPI_CR_APMS
#define QUADSPI_CR_APMS (1 << 22) |
◆ QUADSPI_CR_DFM
#define QUADSPI_CR_DFM (1 << 6) |
◆ QUADSPI_CR_DMAEN
#define QUADSPI_CR_DMAEN (1 << 2) |
◆ QUADSPI_CR_EN
#define QUADSPI_CR_EN (1 << 0) |
◆ QUADSPI_CR_FSEL
#define QUADSPI_CR_FSEL (1 << 7) |
◆ QUADSPI_CR_FTHRES_MASK
#define QUADSPI_CR_FTHRES_MASK 0x1f |
◆ QUADSPI_CR_FTHRES_SHIFT
#define QUADSPI_CR_FTHRES_SHIFT 8 |
◆ QUADSPI_CR_FTIE
#define QUADSPI_CR_FTIE (1 << 18) |
◆ QUADSPI_CR_PMM
#define QUADSPI_CR_PMM (1 << 23) |
◆ QUADSPI_CR_PRESCALE_MASK
#define QUADSPI_CR_PRESCALE_MASK 0xff |
◆ QUADSPI_CR_PRESCALE_SHIFT
#define QUADSPI_CR_PRESCALE_SHIFT 24 |
◆ QUADSPI_CR_SMIE
#define QUADSPI_CR_SMIE (1 << 19) |
◆ QUADSPI_CR_SSHIFT
#define QUADSPI_CR_SSHIFT (1 << 4) |
◆ QUADSPI_CR_TCEN
#define QUADSPI_CR_TCEN (1 << 3) |
◆ QUADSPI_CR_TCIE
#define QUADSPI_CR_TCIE (1 << 17) |
◆ QUADSPI_CR_TEIE
#define QUADSPI_CR_TEIE (1 << 16) |
◆ QUADSPI_CR_TOIE
#define QUADSPI_CR_TOIE (1 << 20) |
◆ QUADSPI_DCR_CKMODE
#define QUADSPI_DCR_CKMODE (1 << 0) |
◆ QUADSPI_DCR_CSHT_MASK
#define QUADSPI_DCR_CSHT_MASK 0x7 |
◆ QUADSPI_DCR_CSHT_SHIFT
#define QUADSPI_DCR_CSHT_SHIFT 8 |
◆ QUADSPI_DCR_FSIZE_MASK
#define QUADSPI_DCR_FSIZE_MASK 0x1f |
◆ QUADSPI_DCR_FSIZE_SHIFT
#define QUADSPI_DCR_FSIZE_SHIFT 16 |
◆ QUADSPI_FCR_CSMF
#define QUADSPI_FCR_CSMF (1 << 3) |
◆ QUADSPI_FCR_CTCF
#define QUADSPI_FCR_CTCF (1 << 1) |
◆ QUADSPI_FCR_CTEF
#define QUADSPI_FCR_CTEF (1 << 0) |
◆ QUADSPI_FCR_CTOF
#define QUADSPI_FCR_CTOF (1 << 4) |
◆ QUADSPI_SR_BUSY
#define QUADSPI_SR_BUSY (1 << 5) |
◆ QUADSPI_SR_FLEVEL_MASK
#define QUADSPI_SR_FLEVEL_MASK 0x3f |
◆ QUADSPI_SR_FLEVEL_SHIFT
#define QUADSPI_SR_FLEVEL_SHIFT 8 |
◆ QUADSPI_SR_FTF
#define QUADSPI_SR_FTF (1 << 2) |
◆ QUADSPI_SR_SMF
#define QUADSPI_SR_SMF (1 << 3) |
◆ QUADSPI_SR_TCF
#define QUADSPI_SR_TCF (1 << 1) |
◆ QUADSPI_SR_TEF
#define QUADSPI_SR_TEF (1 << 0) |
◆ QUADSPI_SR_TOF
#define QUADSPI_SR_TOF (1 << 4) |