libopencm3
A free/libre/open-source firmware library for various ARM Cortex-M3 microcontrollers.
Macros
creg.h File Reference
#include <libopencm3/cm3/common.h>
#include <libopencm3/lpc43xx/memorymap.h>
Include dependency graph for creg.h:

Go to the source code of this file.

Macros

#define CREG_CREG0   MMIO32(CREG_BASE + 0x004)
 
#define CREG_M4MEMMAP   MMIO32(CREG_BASE + 0x100)
 
#define CREG_CREG1   MMIO32(CREG_BASE + 0x108)
 
#define CREG_CREG2   MMIO32(CREG_BASE + 0x10C)
 
#define CREG_CREG3   MMIO32(CREG_BASE + 0x110)
 
#define CREG_CREG4   MMIO32(CREG_BASE + 0x114)
 
#define CREG_CREG5   MMIO32(CREG_BASE + 0x118)
 
#define CREG_DMAMUX   MMIO32(CREG_BASE + 0x11C)
 
#define CREG_FLASHCFGA   MMIO32(CREG_BASE + 0x120)
 
#define CREG_FLASHCFGB   MMIO32(CREG_BASE + 0x124)
 
#define CREG_ETBCFG   MMIO32(CREG_BASE + 0x128)
 
#define CREG_CREG6   MMIO32(CREG_BASE + 0x12C)
 
#define CREG_M4TXEVENT   MMIO32(CREG_BASE + 0x130)
 
#define CREG_CHIPID   MMIO32(CREG_BASE + 0x200)
 
#define CREG_M0TXEVENT   MMIO32(CREG_BASE + 0x400)
 
#define CREG_M0APPMEMMAP   MMIO32(CREG_BASE + 0x404)
 
#define CREG_USB0FLADJ   MMIO32(CREG_BASE + 0x500)
 
#define CREG_USB1FLADJ   MMIO32(CREG_BASE + 0x600)
 
#define CREG_CREG0_EN1KHZ_SHIFT   (0)
 
#define CREG_CREG0_EN1KHZ   (1 << CREG_CREG0_EN1KHZ_SHIFT)
 
#define CREG_CREG0_EN32KHZ_SHIFT   (1)
 
#define CREG_CREG0_EN32KHZ   (1 << CREG_CREG0_EN32KHZ_SHIFT)
 
#define CREG_CREG0_RESET32KHZ_SHIFT   (2)
 
#define CREG_CREG0_RESET32KHZ   (1 << CREG_CREG0_RESET32KHZ_SHIFT)
 
#define CREG_CREG0_PD32KHZ_SHIFT   (3)
 
#define CREG_CREG0_PD32KHZ   (1 << CREG_CREG0_PD32KHZ_SHIFT)
 
#define CREG_CREG0_USB0PHY_SHIFT   (5)
 
#define CREG_CREG0_USB0PHY   (1 << CREG_CREG0_USB0PHY_SHIFT)
 
#define CREG_CREG0_ALARMCTRL_SHIFT   (6)
 
#define CREG_CREG0_ALARMCTRL_MASK   (0x3 << CREG_CREG0_ALARMCTRL_SHIFT)
 
#define CREG_CREG0_ALARMCTRL(x)   ((x) << CREG_CREG0_ALARMCTRL_SHIFT)
 
#define CREG_CREG0_BODLVL1_SHIFT   (8)
 
#define CREG_CREG0_BODLVL1_MASK   (0x3 << CREG_CREG0_BODLVL1_SHIFT)
 
#define CREG_CREG0_BODLVL1(x)   ((x) << CREG_CREG0_BODLVL1_SHIFT)
 
#define CREG_CREG0_BODLVL2_SHIFT   (10)
 
#define CREG_CREG0_BODLVL2_MASK   (0x3 << CREG_CREG0_BODLVL2_SHIFT)
 
#define CREG_CREG0_BODLVL2(x)   ((x) << CREG_CREG0_BODLVL2_SHIFT)
 
#define CREG_CREG0_SAMPLECTRL_SHIFT   (12)
 
#define CREG_CREG0_SAMPLECTRL_MASK   (0x3 << CREG_CREG0_SAMPLECTRL_SHIFT)
 
#define CREG_CREG0_SAMPLECTRL(x)   ((x) << CREG_CREG0_SAMPLECTRL_SHIFT)
 
#define CREG_CREG0_WAKEUP0CTRL_SHIFT   (14)
 
#define CREG_CREG0_WAKEUP0CTRL_MASK   (0x3 << CREG_CREG0_WAKEUP0CTRL_SHIFT)
 
#define CREG_CREG0_WAKEUP0CTRL(x)   ((x) << CREG_CREG0_WAKEUP0CTRL_SHIFT)
 
#define CREG_CREG0_WAKEUP1CTRL_SHIFT   (16)
 
#define CREG_CREG0_WAKEUP1CTRL_MASK   (0x3 << CREG_CREG0_WAKEUP1CTRL_SHIFT)
 
#define CREG_CREG0_WAKEUP1CTRL(x)   ((x) << CREG_CREG0_WAKEUP1CTRL_SHIFT)
 
#define CREG_M4MEMMAP_M4MAP_SHIFT   (12)
 
#define CREG_M4MEMMAP_M4MAP_MASK   (0xfffff << CREG_M4MEMMAP_M4MAP_SHIFT)
 
#define CREG_M4MEMMAP_M4MAP(x)   ((x) << CREG_M4MEMMAP_M4MAP_SHIFT)
 
#define CREG_CREG5_M4TAPSEL_SHIFT   (6)
 
#define CREG_CREG5_M4TAPSEL   (1 << CREG_CREG5_M4TAPSEL_SHIFT)
 
#define CREG_CREG5_M0APPTAPSEL_SHIFT   (9)
 
#define CREG_CREG5_M0APPTAPSEL   (1 << CREG_CREG5_M0APPTAPSEL_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER0_SHIFT   (0)
 
#define CREG_DMAMUX_DMAMUXPER0_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER0_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER0(x)   ((x) << CREG_DMAMUX_DMAMUXPER0_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER1_SHIFT   (2)
 
#define CREG_DMAMUX_DMAMUXPER1_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER1_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER1(x)   ((x) << CREG_DMAMUX_DMAMUXPER1_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER2_SHIFT   (4)
 
#define CREG_DMAMUX_DMAMUXPER2_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER2_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER2(x)   ((x) << CREG_DMAMUX_DMAMUXPER2_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER3_SHIFT   (6)
 
#define CREG_DMAMUX_DMAMUXPER3_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER3_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER3(x)   ((x) << CREG_DMAMUX_DMAMUXPER3_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER4_SHIFT   (8)
 
#define CREG_DMAMUX_DMAMUXPER4_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER4_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER4(x)   ((x) << CREG_DMAMUX_DMAMUXPER4_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER5_SHIFT   (10)
 
#define CREG_DMAMUX_DMAMUXPER5_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER5_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER5(x)   ((x) << CREG_DMAMUX_DMAMUXPER5_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER6_SHIFT   (12)
 
#define CREG_DMAMUX_DMAMUXPER6_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER6_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER6(x)   ((x) << CREG_DMAMUX_DMAMUXPER6_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER7_SHIFT   (14)
 
#define CREG_DMAMUX_DMAMUXPER7_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER7_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER7(x)   ((x) << CREG_DMAMUX_DMAMUXPER7_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER8_SHIFT   (16)
 
#define CREG_DMAMUX_DMAMUXPER8_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER8_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER8(x)   ((x) << CREG_DMAMUX_DMAMUXPER8_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER9_SHIFT   (18)
 
#define CREG_DMAMUX_DMAMUXPER9_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER9_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER9(x)   ((x) << CREG_DMAMUX_DMAMUXPER9_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER10_SHIFT   (20)
 
#define CREG_DMAMUX_DMAMUXPER10_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER10_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER10(x)   ((x) << CREG_DMAMUX_DMAMUXPER10_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER11_SHIFT   (22)
 
#define CREG_DMAMUX_DMAMUXPER11_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER11_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER11(x)   ((x) << CREG_DMAMUX_DMAMUXPER11_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER12_SHIFT   (24)
 
#define CREG_DMAMUX_DMAMUXPER12_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER12_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER12(x)   ((x) << CREG_DMAMUX_DMAMUXPER12_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER13_SHIFT   (26)
 
#define CREG_DMAMUX_DMAMUXPER13_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER13_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER13(x)   ((x) << CREG_DMAMUX_DMAMUXPER13_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER14_SHIFT   (28)
 
#define CREG_DMAMUX_DMAMUXPER14_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER14_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER14(x)   ((x) << CREG_DMAMUX_DMAMUXPER14_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER15_SHIFT   (30)
 
#define CREG_DMAMUX_DMAMUXPER15_MASK   (0x3 << CREG_DMAMUX_DMAMUXPER15_SHIFT)
 
#define CREG_DMAMUX_DMAMUXPER15(x)   ((x) << CREG_DMAMUX_DMAMUXPER15_SHIFT)
 
#define CREG_FLASHCFGA_FLASHTIM_SHIFT   (12)
 
#define CREG_FLASHCFGA_FLASHTIM_MASK   (0xf << CREG_FLASHCFGA_FLASHTIM_SHIFT)
 
#define CREG_FLASHCFGA_FLASHTIM(x)   ((x) << CREG_FLASHCFGA_FLASHTIM_SHIFT)
 
#define CREG_FLASHCFGA_POW_SHIFT   (31)
 
#define CREG_FLASHCFGA_POW   (1 << CREG_FLASHCFGA_POW_SHIFT)
 
#define CREG_FLASHCFGB_FLASHTIM_SHIFT   (12)
 
#define CREG_FLASHCFGB_FLASHTIM_MASK   (0xf << CREG_FLASHCFGB_FLASHTIM_SHIFT)
 
#define CREG_FLASHCFGB_FLASHTIM(x)   ((x) << CREG_FLASHCFGB_FLASHTIM_SHIFT)
 
#define CREG_FLASHCFGB_POW_SHIFT   (31)
 
#define CREG_FLASHCFGB_POW   (1 << CREG_FLASHCFGB_POW_SHIFT)
 
#define CREG_ETBCFG_ETB_SHIFT   (0)
 
#define CREG_ETBCFG_ETB   (1 << CREG_ETBCFG_ETB_SHIFT)
 
#define CREG_CREG6_ETHMODE_SHIFT   (0)
 
#define CREG_CREG6_ETHMODE_MASK   (0x7 << CREG_CREG6_ETHMODE_SHIFT)
 
#define CREG_CREG6_ETHMODE(x)   ((x) << CREG_CREG6_ETHMODE_SHIFT)
 
#define CREG_CREG6_CTOUTCTRL_SHIFT   (4)
 
#define CREG_CREG6_CTOUTCTRL   (1 << CREG_CREG6_CTOUTCTRL_SHIFT)
 
#define CREG_CREG6_I2S0_TX_SCK_IN_SEL_SHIFT   (12)
 
#define CREG_CREG6_I2S0_TX_SCK_IN_SEL   (1 << CREG_CREG6_I2S0_TX_SCK_IN_SEL_SHIFT)
 
#define CREG_CREG6_I2S0_RX_SCK_IN_SEL_SHIFT   (13)
 
#define CREG_CREG6_I2S0_RX_SCK_IN_SEL   (1 << CREG_CREG6_I2S0_RX_SCK_IN_SEL_SHIFT)
 
#define CREG_CREG6_I2S1_TX_SCK_IN_SEL_SHIFT   (14)
 
#define CREG_CREG6_I2S1_TX_SCK_IN_SEL   (1 << CREG_CREG6_I2S1_TX_SCK_IN_SEL_SHIFT)
 
#define CREG_CREG6_I2S1_RX_SCK_IN_SEL_SHIFT   (15)
 
#define CREG_CREG6_I2S1_RX_SCK_IN_SEL   (1 << CREG_CREG6_I2S1_RX_SCK_IN_SEL_SHIFT)
 
#define CREG_CREG6_EMC_CLK_SEL_SHIFT   (16)
 
#define CREG_CREG6_EMC_CLK_SEL   (1 << CREG_CREG6_EMC_CLK_SEL_SHIFT)
 
#define CREG_M4TXEVENT_TXEVCLR_SHIFT   (0)
 
#define CREG_M4TXEVENT_TXEVCLR   (1 << CREG_M4TXEVENT_TXEVCLR_SHIFT)
 
#define CREG_M0TXEVENT_TXEVCLR_SHIFT   (0)
 
#define CREG_M0TXEVENT_TXEVCLR   (1 << CREG_M0TXEVENT_TXEVCLR_SHIFT)
 
#define CREG_M0APPMEMMAP_M0APPMAP_SHIFT   (12)
 
#define CREG_M0APPMEMMAP_M0APPMAP_MASK    (0xfffff << CREG_M0APPMEMMAP_M0APPMAP_SHIFT)
 
#define CREG_M0APPMEMMAP_M0APPMAP(x)   ((x) << CREG_M0APPMEMMAP_M0APPMAP_SHIFT)
 
#define CREG_USB0FLADJ_FLTV_SHIFT   (0)
 
#define CREG_USB0FLADJ_FLTV_MASK   (0x3f << CREG_USB0FLADJ_FLTV_SHIFT)
 
#define CREG_USB0FLADJ_FLTV(x)   ((x) << CREG_USB0FLADJ_FLTV_SHIFT)
 
#define CREG_USB1FLADJ_FLTV_SHIFT   (0)
 
#define CREG_USB1FLADJ_FLTV_MASK   (0x3f << CREG_USB1FLADJ_FLTV_SHIFT)
 
#define CREG_USB1FLADJ_FLTV(x)   ((x) << CREG_USB1FLADJ_FLTV_SHIFT)