|
#define | FLASH_BASE (0x08000000U) |
|
#define | PERIPH_BASE (0x40000000U) |
|
#define | PERIPH_BASE_APB1 (PERIPH_BASE + 0x00000) |
|
#define | PERIPH_BASE_APB2 (PERIPH_BASE + 0x10000) |
|
#define | PERIPH_BASE_AHB1 (PERIPH_BASE + 0x20000) |
|
#define | PERIPH_BASE_AHB2 (0x50000000U) |
|
#define | PERIPH_BASE_AHB3 (0x60000000U) |
|
#define | TIM2_BASE (PERIPH_BASE_APB1 + 0x0000) |
|
#define | TIM3_BASE (PERIPH_BASE_APB1 + 0x0400) |
|
#define | TIM4_BASE (PERIPH_BASE_APB1 + 0x0800) |
|
#define | TIM5_BASE (PERIPH_BASE_APB1 + 0x0c00) |
|
#define | TIM6_BASE (PERIPH_BASE_APB1 + 0x1000) |
|
#define | TIM7_BASE (PERIPH_BASE_APB1 + 0x1400) |
|
#define | TIM12_BASE (PERIPH_BASE_APB1 + 0x1800) |
|
#define | TIM13_BASE (PERIPH_BASE_APB1 + 0x1c00) |
|
#define | TIM14_BASE (PERIPH_BASE_APB1 + 0x2000) |
|
#define | RTC_BASE (PERIPH_BASE_APB1 + 0x2800) |
|
#define | WWDG_BASE (PERIPH_BASE_APB1 + 0x2c00) |
|
#define | IWDG_BASE (PERIPH_BASE_APB1 + 0x3000) |
|
#define | SPI2_BASE (PERIPH_BASE_APB1 + 0x3800) |
|
#define | SPI3_BASE (PERIPH_BASE_APB1 + 0x3c00) |
|
#define | USART2_BASE (PERIPH_BASE_APB1 + 0x4400) |
|
#define | USART3_BASE (PERIPH_BASE_APB1 + 0x4800) |
|
#define | UART4_BASE (PERIPH_BASE_APB1 + 0x4c00) |
|
#define | UART5_BASE (PERIPH_BASE_APB1 + 0x5000) |
|
#define | I2C1_BASE (PERIPH_BASE_APB1 + 0x5400) |
|
#define | I2C2_BASE (PERIPH_BASE_APB1 + 0x5800) |
|
#define | I2C3_BASE (PERIPH_BASE_APB1 + 0x5C00) |
|
#define | BX_CAN1_BASE (PERIPH_BASE_APB1 + 0x6400) |
|
#define | BX_CAN2_BASE (PERIPH_BASE_APB1 + 0x6800) |
|
#define | POWER_CONTROL_BASE (PERIPH_BASE_APB1 + 0x7000) |
|
#define | DAC_BASE (PERIPH_BASE_APB1 + 0x7400) |
|
#define | TIM1_BASE (PERIPH_BASE_APB2 + 0x0000) |
|
#define | TIM8_BASE (PERIPH_BASE_APB2 + 0x0400) |
|
#define | USART1_BASE (PERIPH_BASE_APB2 + 0x1000) |
|
#define | USART6_BASE (PERIPH_BASE_APB2 + 0x1400) |
|
#define | ADC1_BASE (PERIPH_BASE_APB2 + 0x2000) |
|
#define | ADC2_BASE (PERIPH_BASE_APB2 + 0x2000) |
|
#define | ADC3_BASE (PERIPH_BASE_APB2 + 0x2000) |
|
#define | SDIO_BASE (PERIPH_BASE_APB2 + 0x2C00) |
|
#define | SPI1_BASE (PERIPH_BASE_APB2 + 0x3000) |
|
#define | SYSCFG_BASE (PERIPH_BASE_APB2 + 0x3800) |
|
#define | EXTI_BASE (PERIPH_BASE_APB2 + 0x3C00) |
|
#define | TIM9_BASE (PERIPH_BASE_APB2 + 0x4000) |
|
#define | TIM10_BASE (PERIPH_BASE_APB2 + 0x4400) |
|
#define | TIM11_BASE (PERIPH_BASE_APB2 + 0x4800) |
|
#define | GPIO_PORT_A_BASE (PERIPH_BASE_AHB1 + 0x0000) |
|
#define | GPIO_PORT_B_BASE (PERIPH_BASE_AHB1 + 0x0400) |
|
#define | GPIO_PORT_C_BASE (PERIPH_BASE_AHB1 + 0x0800) |
|
#define | GPIO_PORT_D_BASE (PERIPH_BASE_AHB1 + 0x0C00) |
|
#define | GPIO_PORT_E_BASE (PERIPH_BASE_AHB1 + 0x1000) |
|
#define | GPIO_PORT_F_BASE (PERIPH_BASE_AHB1 + 0x1400) |
|
#define | GPIO_PORT_G_BASE (PERIPH_BASE_AHB1 + 0x1800) |
|
#define | GPIO_PORT_H_BASE (PERIPH_BASE_AHB1 + 0x1C00) |
|
#define | GPIO_PORT_I_BASE (PERIPH_BASE_AHB1 + 0x2000) |
|
#define | CRC_BASE (PERIPH_BASE_AHB1 + 0x3000) |
|
#define | RCC_BASE (PERIPH_BASE_AHB1 + 0x3800) |
|
#define | FLASH_MEM_INTERFACE_BASE (PERIPH_BASE_AHB1 + 0x3C00) |
|
#define | BKPSRAM_BASE (PERIPH_BASE_AHB1 + 0x4000) |
|
#define | DMA1_BASE (PERIPH_BASE_AHB1 + 0x6000) |
|
#define | DMA2_BASE (PERIPH_BASE_AHB1 + 0x6400) |
|
#define | ETHERNET_BASE (PERIPH_BASE_AHB1 + 0x8000) |
|
#define | USB_OTG_HS_BASE (PERIPH_BASE_AHB1 + 0x20000) |
|
#define | USB_OTG_FS_BASE (PERIPH_BASE_AHB2 + 0x0000) |
|
#define | DCMI_BASE (PERIPH_BASE_AHB2 + 0x50000) |
|
#define | CRYP_BASE (PERIPH_BASE_AHB2 + 0x60000) |
|
#define | HASH_BASE (PERIPH_BASE_AHB2 + 0x60400) |
|
#define | RNG_BASE (PERIPH_BASE_AHB2 + 0x60800) |
|
#define | FSMC_BASE (PERIPH_BASE_AHB3 + 0x40000000) |
|
#define | DBGMCU_BASE (PPBI_BASE + 0x00042000) |
|
#define | DESIG_FLASH_SIZE_BASE (0x1FFF7A22U) |
|
#define | DESIG_UNIQUE_ID_BASE (0x1FFF7A10U) |
|
#define | DESIG_UNIQUE_ID0 MMIO32(DESIG_UNIQUE_ID_BASE) |
|
#define | DESIG_UNIQUE_ID1 MMIO32(DESIG_UNIQUE_ID_BASE + 4) |
|
#define | DESIG_UNIQUE_ID2 MMIO32(DESIG_UNIQUE_ID_BASE + 8) |
|