libopencm3
A free/libre/open-source firmware library for various ARM Cortex-M3 microcontrollers.
Macros
ccu.h File Reference
#include <libopencm3/cm3/common.h>
#include <libopencm3/lpc43xx/memorymap.h>
Include dependency graph for ccu.h:

Go to the source code of this file.

Macros

#define CCU1_PM   MMIO32(CCU1_BASE + 0x000)
 
#define CCU1_BASE_STAT   MMIO32(CCU1_BASE + 0x004)
 
#define CCU1_CLK_APB3_BUS_CFG   MMIO32(CCU1_BASE + 0x100)
 
#define CCU1_CLK_APB3_BUS_STAT   MMIO32(CCU1_BASE + 0x104)
 
#define CCU1_CLK_APB3_I2C1_CFG   MMIO32(CCU1_BASE + 0x108)
 
#define CCU1_CLK_APB3_I2C1_STAT   MMIO32(CCU1_BASE + 0x10C)
 
#define CCU1_CLK_APB3_DAC_CFG   MMIO32(CCU1_BASE + 0x110)
 
#define CCU1_CLK_APB3_DAC_STAT   MMIO32(CCU1_BASE + 0x114)
 
#define CCU1_CLK_APB3_ADC0_CFG   MMIO32(CCU1_BASE + 0x118)
 
#define CCU1_CLK_APB3_ADC0_STAT   MMIO32(CCU1_BASE + 0x11C)
 
#define CCU1_CLK_APB3_ADC1_CFG   MMIO32(CCU1_BASE + 0x120)
 
#define CCU1_CLK_APB3_ADC1_STAT   MMIO32(CCU1_BASE + 0x124)
 
#define CCU1_CLK_APB3_CAN0_CFG   MMIO32(CCU1_BASE + 0x128)
 
#define CCU1_CLK_APB3_CAN0_STAT   MMIO32(CCU1_BASE + 0x12C)
 
#define CCU1_CLK_APB1_BUS_CFG   MMIO32(CCU1_BASE + 0x200)
 
#define CCU1_CLK_APB1_BUS_STAT   MMIO32(CCU1_BASE + 0x204)
 
#define CCU1_CLK_APB1_MOTOCONPWM_CFG   MMIO32(CCU1_BASE + 0x208)
 
#define CCU1_CLK_APB1_MOTOCONPWM_STAT   MMIO32(CCU1_BASE + 0x20C)
 
#define CCU1_CLK_APB1_I2C0_CFG   MMIO32(CCU1_BASE + 0x210)
 
#define CCU1_CLK_APB1_I2C0_STAT   MMIO32(CCU1_BASE + 0x214)
 
#define CCU1_CLK_APB1_I2S_CFG   MMIO32(CCU1_BASE + 0x218)
 
#define CCU1_CLK_APB1_I2S_STAT   MMIO32(CCU1_BASE + 0x21C)
 
#define CCU1_CLK_APB1_CAN1_CFG   MMIO32(CCU1_BASE + 0x220)
 
#define CCU1_CLK_APB1_CAN1_STAT   MMIO32(CCU1_BASE + 0x224)
 
#define CCU1_CLK_SPIFI_CFG   MMIO32(CCU1_BASE + 0x300)
 
#define CCU1_CLK_SPIFI_STAT   MMIO32(CCU1_BASE + 0x304)
 
#define CCU1_CLK_M4_BUS_CFG   MMIO32(CCU1_BASE + 0x400)
 
#define CCU1_CLK_M4_BUS_STAT   MMIO32(CCU1_BASE + 0x404)
 
#define CCU1_CLK_M4_SPIFI_CFG   MMIO32(CCU1_BASE + 0x408)
 
#define CCU1_CLK_M4_SPIFI_STAT   MMIO32(CCU1_BASE + 0x40C)
 
#define CCU1_CLK_M4_GPIO_CFG   MMIO32(CCU1_BASE + 0x410)
 
#define CCU1_CLK_M4_GPIO_STAT   MMIO32(CCU1_BASE + 0x414)
 
#define CCU1_CLK_M4_LCD_CFG   MMIO32(CCU1_BASE + 0x418)
 
#define CCU1_CLK_M4_LCD_STAT   MMIO32(CCU1_BASE + 0x41C)
 
#define CCU1_CLK_M4_ETHERNET_CFG   MMIO32(CCU1_BASE + 0x420)
 
#define CCU1_CLK_M4_ETHERNET_STAT   MMIO32(CCU1_BASE + 0x424)
 
#define CCU1_CLK_M4_USB0_CFG   MMIO32(CCU1_BASE + 0x428)
 
#define CCU1_CLK_M4_USB0_STAT   MMIO32(CCU1_BASE + 0x42C)
 
#define CCU1_CLK_M4_EMC_CFG   MMIO32(CCU1_BASE + 0x430)
 
#define CCU1_CLK_M4_EMC_STAT   MMIO32(CCU1_BASE + 0x434)
 
#define CCU1_CLK_M4_SDIO_CFG   MMIO32(CCU1_BASE + 0x438)
 
#define CCU1_CLK_M4_SDIO_STAT   MMIO32(CCU1_BASE + 0x43C)
 
#define CCU1_CLK_M4_DMA_CFG   MMIO32(CCU1_BASE + 0x440)
 
#define CCU1_CLK_M4_DMA_STAT   MMIO32(CCU1_BASE + 0x444)
 
#define CCU1_CLK_M4_M4CORE_CFG   MMIO32(CCU1_BASE + 0x448)
 
#define CCU1_CLK_M4_M4CORE_STAT   MMIO32(CCU1_BASE + 0x44C)
 
#define CCU1_CLK_M4_SCT_CFG   MMIO32(CCU1_BASE + 0x468)
 
#define CCU1_CLK_M4_SCT_STAT   MMIO32(CCU1_BASE + 0x46C)
 
#define CCU1_CLK_M4_USB1_CFG   MMIO32(CCU1_BASE + 0x470)
 
#define CCU1_CLK_M4_USB1_STAT   MMIO32(CCU1_BASE + 0x474)
 
#define CCU1_CLK_M4_EMCDIV_CFG   MMIO32(CCU1_BASE + 0x478)
 
#define CCU1_CLK_M4_EMCDIV_STAT   MMIO32(CCU1_BASE + 0x47C)
 
#define CCU1_CLK_M4_M0APP_CFG   MMIO32(CCU1_BASE + 0x490)
 
#define CCU1_CLK_M4_M0APP_STAT   MMIO32(CCU1_BASE + 0x494)
 
#define CCU1_CLK_M4_VADC_CFG   MMIO32(CCU1_BASE + 0x498)
 
#define CCU1_CLK_M4_VADC_STAT   MMIO32(CCU1_BASE + 0x49C)
 
#define CCU1_CLK_M4_WWDT_CFG   MMIO32(CCU1_BASE + 0x500)
 
#define CCU1_CLK_M4_WWDT_STAT   MMIO32(CCU1_BASE + 0x504)
 
#define CCU1_CLK_M4_USART0_CFG   MMIO32(CCU1_BASE + 0x508)
 
#define CCU1_CLK_M4_USART0_STAT   MMIO32(CCU1_BASE + 0x50C)
 
#define CCU1_CLK_M4_UART1_CFG   MMIO32(CCU1_BASE + 0x510)
 
#define CCU1_CLK_M4_UART1_STAT   MMIO32(CCU1_BASE + 0x514)
 
#define CCU1_CLK_M4_SSP0_CFG   MMIO32(CCU1_BASE + 0x518)
 
#define CCU1_CLK_M4_SSP0_STAT   MMIO32(CCU1_BASE + 0x51C)
 
#define CCU1_CLK_M4_TIMER0_CFG   MMIO32(CCU1_BASE + 0x520)
 
#define CCU1_CLK_M4_TIMER0_STAT   MMIO32(CCU1_BASE + 0x524)
 
#define CCU1_CLK_M4_TIMER1_CFG   MMIO32(CCU1_BASE + 0x528)
 
#define CCU1_CLK_M4_TIMER1_STAT   MMIO32(CCU1_BASE + 0x52C)
 
#define CCU1_CLK_M4_SCU_CFG   MMIO32(CCU1_BASE + 0x530)
 
#define CCU1_CLK_M4_SCU_STAT   MMIO32(CCU1_BASE + 0x534)
 
#define CCU1_CLK_M4_CREG_CFG   MMIO32(CCU1_BASE + 0x538)
 
#define CCU1_CLK_M4_CREG_STAT   MMIO32(CCU1_BASE + 0x53C)
 
#define CCU1_CLK_M4_RITIMER_CFG   MMIO32(CCU1_BASE + 0x600)
 
#define CCU1_CLK_M4_RITIMER_STAT   MMIO32(CCU1_BASE + 0x604)
 
#define CCU1_CLK_M4_USART2_CFG   MMIO32(CCU1_BASE + 0x608)
 
#define CCU1_CLK_M4_USART2_STAT   MMIO32(CCU1_BASE + 0x60C)
 
#define CCU1_CLK_M4_USART3_CFG   MMIO32(CCU1_BASE + 0x610)
 
#define CCU1_CLK_M4_USART3_STAT   MMIO32(CCU1_BASE + 0x614)
 
#define CCU1_CLK_M4_TIMER2_CFG   MMIO32(CCU1_BASE + 0x618)
 
#define CCU1_CLK_M4_TIMER2_STAT   MMIO32(CCU1_BASE + 0x61C)
 
#define CCU1_CLK_M4_TIMER3_CFG   MMIO32(CCU1_BASE + 0x620)
 
#define CCU1_CLK_M4_TIMER3_STAT   MMIO32(CCU1_BASE + 0x624)
 
#define CCU1_CLK_M4_SSP1_CFG   MMIO32(CCU1_BASE + 0x628)
 
#define CCU1_CLK_M4_SSP1_STAT   MMIO32(CCU1_BASE + 0x62C)
 
#define CCU1_CLK_M4_QEI_CFG   MMIO32(CCU1_BASE + 0x630)
 
#define CCU1_CLK_M4_QEI_STAT   MMIO32(CCU1_BASE + 0x634)
 
#define CCU1_CLK_PERIPH_BUS_CFG   MMIO32(CCU1_BASE + 0x700)
 
#define CCU1_CLK_PERIPH_BUS_STAT   MMIO32(CCU1_BASE + 0x704)
 
#define CCU1_CLK_PERIPH_CORE_CFG   MMIO32(CCU1_BASE + 0x710)
 
#define CCU1_CLK_PERIPH_CORE_STAT   MMIO32(CCU1_BASE + 0x714)
 
#define CCU1_CLK_PERIPH_SGPIO_CFG   MMIO32(CCU1_BASE + 0x718)
 
#define CCU1_CLK_PERIPH_SGPIO_STAT   MMIO32(CCU1_BASE + 0x71C)
 
#define CCU1_CLK_USB0_CFG   MMIO32(CCU1_BASE + 0x800)
 
#define CCU1_CLK_USB0_STAT   MMIO32(CCU1_BASE + 0x804)
 
#define CCU1_CLK_USB1_CFG   MMIO32(CCU1_BASE + 0x900)
 
#define CCU1_CLK_USB1_STAT   MMIO32(CCU1_BASE + 0x904)
 
#define CCU1_CLK_SPI_CFG   MMIO32(CCU1_BASE + 0xA00)
 
#define CCU1_CLK_SPI_STAT   MMIO32(CCU1_BASE + 0xA04)
 
#define CCU1_CLK_VADC_CFG   MMIO32(CCU1_BASE + 0xB00)
 
#define CCU1_CLK_VADC_STAT   MMIO32(CCU1_BASE + 0xB04)
 
#define CCU2_PM   MMIO32(CCU2_BASE + 0x000)
 
#define CCU2_BASE_STAT   MMIO32(CCU2_BASE + 0x004)
 
#define CCU2_CLK_APLL_CFG   MMIO32(CCU2_BASE + 0x100)
 
#define CCU2_CLK_APLL_STAT   MMIO32(CCU2_BASE + 0x104)
 
#define CCU2_CLK_APB2_USART3_CFG   MMIO32(CCU2_BASE + 0x200)
 
#define CCU2_CLK_APB2_USART3_STAT   MMIO32(CCU2_BASE + 0x204)
 
#define CCU2_CLK_APB2_USART2_CFG   MMIO32(CCU2_BASE + 0x300)
 
#define CCU2_CLK_APB2_USART2_STAT   MMIO32(CCU2_BASE + 0x304)
 
#define CCU2_CLK_APB0_UART1_CFG   MMIO32(CCU2_BASE + 0x400)
 
#define CCU2_CLK_APB0_UART1_STAT   MMIO32(CCU2_BASE + 0x404)
 
#define CCU2_CLK_APB0_USART0_CFG   MMIO32(CCU2_BASE + 0x500)
 
#define CCU2_CLK_APB0_USART0_STAT   MMIO32(CCU2_BASE + 0x504)
 
#define CCU2_CLK_APB2_SSP1_CFG   MMIO32(CCU2_BASE + 0x600)
 
#define CCU2_CLK_APB2_SSP1_STAT   MMIO32(CCU2_BASE + 0x604)
 
#define CCU2_CLK_APB0_SSP0_CFG   MMIO32(CCU2_BASE + 0x700)
 
#define CCU2_CLK_APB0_SSP0_STAT   MMIO32(CCU2_BASE + 0x704)
 
#define CCU2_CLK_SDIO_CFG   MMIO32(CCU2_BASE + 0x800)
 
#define CCU2_CLK_SDIO_STAT   MMIO32(CCU2_BASE + 0x804)